刘雪洁，博士，吉林大学副教授，硕士生导师。主要研究方向为无线网络技术、移动智能计算、车联网通信、车辆大数据挖掘及深度学习，主持和参加多项国家级、省部级科研项目。长期为本科生主讲“数字逻辑”“计算机硬件实验”等课程，主编出版《从零开始学Visual C++》等教材。
数字逻辑与电路设计:新形态版 收藏
- 书籍语言：简体中文
- 下载次数：6194
- 书籍类型：Epub+Txt+pdf+mobi
- 创建日期：2025-09-08 07:10:04
- 发布日期：2025-09-08
- 连载状态：全集
- 书籍作者：刘雪洁
- 运行环境：pc/安卓/iPhone/iPad/Kindle/平板
- 下载地址
内容简介
本书系统介绍了数字逻辑的基本理论和数字电路设计的方法，重点阐述了数字逻辑基础、数制与编码、逻辑代数基础、逻辑门电路、组合逻辑电路、集成触发器和时序逻辑电路的分析和设计等内容。
全书共分为10章。其中第1～4章为数字逻辑基础，分别介绍数字逻辑基础、数制与编码、逻辑代数基础、逻辑门电路；第5章为组合逻辑电路；第6章为集成触发器；第7、8章分别为同步时序逻辑电路和异步时序逻辑电路；第9章为电路设计的仿真实现；第10章为Verilog的电路设计。
为便于读者高效学习，快速掌握数字逻辑基本理论和仿真实现方法，本书作者精心制作了经典的案例源码，并对重点难点内容录制了详细的讲解视频和案例操作视频。
本书可作为高等学校计算机、电子、通信及自动化专业本科生和高职高专学生的教材，也可作为其他相关领域的工程技术人员自学数字逻辑及数字电路设计等工程应用的入门参考读物。
全书共分为10章。其中第1～4章为数字逻辑基础，分别介绍数字逻辑基础、数制与编码、逻辑代数基础、逻辑门电路；第5章为组合逻辑电路；第6章为集成触发器；第7、8章分别为同步时序逻辑电路和异步时序逻辑电路；第9章为电路设计的仿真实现；第10章为Verilog的电路设计。
为便于读者高效学习，快速掌握数字逻辑基本理论和仿真实现方法，本书作者精心制作了经典的案例源码，并对重点难点内容录制了详细的讲解视频和案例操作视频。
本书可作为高等学校计算机、电子、通信及自动化专业本科生和高职高专学生的教材，也可作为其他相关领域的工程技术人员自学数字逻辑及数字电路设计等工程应用的入门参考读物。
作者简介
下载地址
目录
第1章 数字逻辑基础
1.1 数字逻辑系统
1.1.1 数字信号
1.1.2 数字波形
1.1.3 数字逻辑系统特点
1.2 计算机系统
1.2.1 计算机系统组成
1.2.2 计算机系统抽象层次
1.3 数字逻辑及数字电路
1.3.1 数字逻辑及应用
1.3.2 数字电路及电路设计
1.3.3 仿真软件及硬件描述语言
第2章 数制与编码
2.1 计数体制
2.1.1 十进制数
2.1.2 二进制数
2.1.3 八进制数和十六进制数
2.1.4 数制的转换
2.2 带符号数的代码表示
2.2.1 机器数与真值
2.2.2 原码
2.2.3 反码
2.2.4 补码
2.2.5 机器数的加减运算
2.2.6 十进制的补数
2.3 数的定点表示与浮点表示
2.3.1 数的定点表示法
2.3.2 数的浮点表示法
2.4 数码与字符的代码表示
2.4.1 十进制数的二进制编码（BCD码）
2.4.2 可靠性编码
2.4.3 字符编码及字符集
第3章 逻辑代数基础
3.1 逻辑代数的基本概念
3.1.1 逻辑变量与逻辑函数
3.1.2 基本逻辑运算及基本逻辑门
3.2 逻辑代数的公理、定理及规则
3.2.1 逻辑代数的公理和基本定理
3.2.2 逻辑代数的基本规则
3.3 逻辑函数的表示方法
3.3.1 逻辑函数的基本形式
3.3.2 逻辑函数的标准形式
3.3.3 逻辑函数表达式的转换
3.4 逻辑函数的化简
3.4.1 公式法化简
3.4.2 卡诺图法化简
3.4.3 具有无关项的逻辑函数及其化简
第4章 逻辑门电路
4.1 概述
4.2 半导体管的开关特性
4.2.1 半导体基础
4.2.2 PN结及其特性
4.2.3 晶体二极管开关特性
4.2.4 晶体三极管开关特性
4.2.5 MOS管的开关特性
4.3 分离元件逻辑门电路
4.3.1 与门电路
4.3.2 或门电路
4.3.3 非门电路
4.3.4 与非门电路
4.3.5 或非门电路
4.4 TTL门电路
4.4.1 TTL与非门的电路结构及工作原理
4.4.2 TTL与非门的电压传输特性及抗干扰能力
4.4.3 TTL与非门的输入特性和输出特性
4.4.4 TTL与非门的动态特性
4.5 其他类型的TTL门电路
4.5.1 集电极开路门（OC门）
4.5.2 三态门（TS门、三种状态输出门）
4.6 CMOS门电路
4.6.1 CMOS反相器
4.6.2 CMOS与非门
4.6.3 CMOS或非门
4.6.4 CMOS三态门
4.6.5 CMOS传输门及双向模拟开关
4.7 数字逻辑电路符号及集成电路的正确使用
4.7.1 逻辑电路符号
4.7.2 TTL电路的正确使用
4.7.3 CMOS电路的正确使用
第5章 组合逻辑电路
5.1 组合逻辑电路的特点
5.2 组合逻辑电路的分析与设计
5.2.1 分析方法
5.2.2 设计方法
5.3 编码器
5.3.1 二进制编码器
5.3.2 二-十进制编码器
5.3.3 优先编码器
5.4 译码器
5.4.1 二进制译码器
5.4.2 二-十进制译码器
5.4.3 显示译码器
5.5 数据分配器与数据选择器
5.5.1 数据分配器
5.5.2 数据选择器
5.6 加法器
5.6.1 一位加法器
5.6.2 串行进位加法器
5.6.3 超前进位加法器
5.7 数值比较器
5.7.1 一位数值比较器
5.7.2 四位数值比较器
5.8 奇偶校验器
5.9 利用中规模集成电路进行组合电路设计
5.10 组合逻辑电路的竞争与冒险
第6章 集成触发器
6.1 基本R-S触发器
6.1.1 基本R-S触发器结构
6.1.2 触发器的功能描述方法
6.2 电平触发式触发器
6.2.1 电平触发式R-S触发器
6.2.2 电平触发式D触发器
6.2.3 电平触发式J-K触发器
6.2.4 电平触发式T触发器
6.3 主从触发式触发器
6.3.1 主从R-S触发器
6.3.2 主从J-K触发器
6.4 边沿触发式触发器
6.4.1 利用传输延迟的边沿触发器
6.4.2 维持-阻塞D触发器
6.5 触发器逻辑功能的转换
6.5.1 由D触发器到其他功能触发器的转换
6.5.2 由J-K触发器到其他功能触发器的转换
第7章 同步时序逻辑电路
7.1 时序逻辑电路的特点和描述方法
7.1.1 时序逻辑电路的特点
7.1.2 时序逻辑电路的表示方法
7.2 同步时序逻辑电路的分析
7.3 寄存器
7.3.1 数码寄存器
7.3.2 移位寄存器
7.4 计数器
7.4.1 二进制计数器
7.4.2 十进制计数器
7.5 同步时序逻辑电路的设计
7.5.1 设计方法与步骤
7.5.2 原始状态图和原始状态表
7.5.3 状态化简
7.5.4 状态分配
7.5.5 同步时序逻辑电路设计举例
第8章 异步时序逻辑电路
8.1 脉冲异步时序逻辑电路的分析
8.1.1 脉冲异步时序逻辑电路的特点
8.1.2 脉冲异步时序逻辑电路的分析步骤及举例
8.2 脉冲异步时序逻辑电路的设计
8.2.1 脉冲
1.1 数字逻辑系统
1.1.1 数字信号
1.1.2 数字波形
1.1.3 数字逻辑系统特点
1.2 计算机系统
1.2.1 计算机系统组成
1.2.2 计算机系统抽象层次
1.3 数字逻辑及数字电路
1.3.1 数字逻辑及应用
1.3.2 数字电路及电路设计
1.3.3 仿真软件及硬件描述语言
第2章 数制与编码
2.1 计数体制
2.1.1 十进制数
2.1.2 二进制数
2.1.3 八进制数和十六进制数
2.1.4 数制的转换
2.2 带符号数的代码表示
2.2.1 机器数与真值
2.2.2 原码
2.2.3 反码
2.2.4 补码
2.2.5 机器数的加减运算
2.2.6 十进制的补数
2.3 数的定点表示与浮点表示
2.3.1 数的定点表示法
2.3.2 数的浮点表示法
2.4 数码与字符的代码表示
2.4.1 十进制数的二进制编码（BCD码）
2.4.2 可靠性编码
2.4.3 字符编码及字符集
第3章 逻辑代数基础
3.1 逻辑代数的基本概念
3.1.1 逻辑变量与逻辑函数
3.1.2 基本逻辑运算及基本逻辑门
3.2 逻辑代数的公理、定理及规则
3.2.1 逻辑代数的公理和基本定理
3.2.2 逻辑代数的基本规则
3.3 逻辑函数的表示方法
3.3.1 逻辑函数的基本形式
3.3.2 逻辑函数的标准形式
3.3.3 逻辑函数表达式的转换
3.4 逻辑函数的化简
3.4.1 公式法化简
3.4.2 卡诺图法化简
3.4.3 具有无关项的逻辑函数及其化简
第4章 逻辑门电路
4.1 概述
4.2 半导体管的开关特性
4.2.1 半导体基础
4.2.2 PN结及其特性
4.2.3 晶体二极管开关特性
4.2.4 晶体三极管开关特性
4.2.5 MOS管的开关特性
4.3 分离元件逻辑门电路
4.3.1 与门电路
4.3.2 或门电路
4.3.3 非门电路
4.3.4 与非门电路
4.3.5 或非门电路
4.4 TTL门电路
4.4.1 TTL与非门的电路结构及工作原理
4.4.2 TTL与非门的电压传输特性及抗干扰能力
4.4.3 TTL与非门的输入特性和输出特性
4.4.4 TTL与非门的动态特性
4.5 其他类型的TTL门电路
4.5.1 集电极开路门（OC门）
4.5.2 三态门（TS门、三种状态输出门）
4.6 CMOS门电路
4.6.1 CMOS反相器
4.6.2 CMOS与非门
4.6.3 CMOS或非门
4.6.4 CMOS三态门
4.6.5 CMOS传输门及双向模拟开关
4.7 数字逻辑电路符号及集成电路的正确使用
4.7.1 逻辑电路符号
4.7.2 TTL电路的正确使用
4.7.3 CMOS电路的正确使用
第5章 组合逻辑电路
5.1 组合逻辑电路的特点
5.2 组合逻辑电路的分析与设计
5.2.1 分析方法
5.2.2 设计方法
5.3 编码器
5.3.1 二进制编码器
5.3.2 二-十进制编码器
5.3.3 优先编码器
5.4 译码器
5.4.1 二进制译码器
5.4.2 二-十进制译码器
5.4.3 显示译码器
5.5 数据分配器与数据选择器
5.5.1 数据分配器
5.5.2 数据选择器
5.6 加法器
5.6.1 一位加法器
5.6.2 串行进位加法器
5.6.3 超前进位加法器
5.7 数值比较器
5.7.1 一位数值比较器
5.7.2 四位数值比较器
5.8 奇偶校验器
5.9 利用中规模集成电路进行组合电路设计
5.10 组合逻辑电路的竞争与冒险
第6章 集成触发器
6.1 基本R-S触发器
6.1.1 基本R-S触发器结构
6.1.2 触发器的功能描述方法
6.2 电平触发式触发器
6.2.1 电平触发式R-S触发器
6.2.2 电平触发式D触发器
6.2.3 电平触发式J-K触发器
6.2.4 电平触发式T触发器
6.3 主从触发式触发器
6.3.1 主从R-S触发器
6.3.2 主从J-K触发器
6.4 边沿触发式触发器
6.4.1 利用传输延迟的边沿触发器
6.4.2 维持-阻塞D触发器
6.5 触发器逻辑功能的转换
6.5.1 由D触发器到其他功能触发器的转换
6.5.2 由J-K触发器到其他功能触发器的转换
第7章 同步时序逻辑电路
7.1 时序逻辑电路的特点和描述方法
7.1.1 时序逻辑电路的特点
7.1.2 时序逻辑电路的表示方法
7.2 同步时序逻辑电路的分析
7.3 寄存器
7.3.1 数码寄存器
7.3.2 移位寄存器
7.4 计数器
7.4.1 二进制计数器
7.4.2 十进制计数器
7.5 同步时序逻辑电路的设计
7.5.1 设计方法与步骤
7.5.2 原始状态图和原始状态表
7.5.3 状态化简
7.5.4 状态分配
7.5.5 同步时序逻辑电路设计举例
第8章 异步时序逻辑电路
8.1 脉冲异步时序逻辑电路的分析
8.1.1 脉冲异步时序逻辑电路的特点
8.1.2 脉冲异步时序逻辑电路的分析步骤及举例
8.2 脉冲异步时序逻辑电路的设计
8.2.1 脉冲